PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-249306

(43)Date of publication of application: 05.10.1990

(51)Int.Cl.

H03K 5/00 GD1D 3/04

(21)Application number : 01-069927

(71)Applicant: YOKOGAWA ELECTRIC CORP

(22)Date of filing:

22.03.1989


(72)Inventor: OTA KAZUFUMI

(54) RETRANSMISSION PULSE GENERATOR

(57)Abstract:

PURPOSE: To obtain a scaling output pulse without a period delay by thinning an input pulse and sending an output pulse subject to scaling based on an output of a 1-bit extraction section every time an input pulse comes.

CONSTITUTION: A microprocessor 20 applies correction coefficient arithmetic based on an external temperature input at a prescribed temperature input and updates a scale constant succeedingly. Then a time serial bit pattern for thinning is operated from the value of the scale constant obtained afterward and the value of the bit obtained during the arithmetic operation is sequentially stored in a RAM during the operation. The RAM during the arithmetic operation and a RAM in service are changed at a constant period by a switch 12a based on the control of a constant period control section 21. The time series bit pattern for thinning obtained by a preceding scale constant enters the RAM in use and the content is sequentially extracted from the head bit one by one bit each via a switch 12b from the 1-bit extraction section 11. Thus, there is not delay in the output pulse and the load of the microprocessor is relieved.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

DEST AVAILABLE COPY

⑩日本國特許庁(JP)

4 特許出版公開

[©]公關特許公報(A) 平2-249306

Dint. Cl. 4

證別記号

庁内整理番号

❸公開 平成2年(1990)10月5日

H 03 K 5/08 3/04

FD

7531 - 5 J7809-2F

審査請求 未請求 請求項の数 2 (金 7頁)

❷発明の名称

再発信パルス発生狭恒

②特 顧 平1-69927

49出 頭 平1(1989)3月22日

7948 明

20代 理 人

 \blacksquare 一 史 東京都武蔵野市中町2丁目9番32号 模河電機株式会社内

の出 取 人 横河電機株式会社

東京都武蔵野市中町2丁目9番32号

弁理士 小沢 借助

1. 強明の名称

再発信パルス発生装置

2. 特許請求の範囲

(1) 受信したパルスをスケーリングして再発信す る円兆はパルス発生装置であって、

ビスケール定数から入力パルスを聞引くためのー 定量の時級列ビットバターンを外部入力信号に対 応して計算し、その時系判ピットパターンを出力 才若手段と、

匈記時系列ピットパターンがそれぞれ俗的され S200RAME.

質認凡AMに記憶された時系判ピットパターン を先頭ピットから循環的に1ピットずつ引き出す 1ピット列出し留と、

TN N 2つのRAMの内の一方のRAMが確認1 ビット引出し部に使用されているときは他方のR A.A.が群鼠時承列ビットパターンで型剤されるよ うに、定周側で切り組えるスイッチ学院と、

入力パルスが来るたびに前記1ピット引出し部

の出力に基づいて入力パルスを周引き、スケーリ ングされた出力パルスを送出する手段と

を具飾したことを特徴とする再発はパルス発生線

(2) 受信したパルスをスケーリングして可発信す る存死症パルス発生装置であって、

スケール定数から入力パルスを関引くための一 定盤の時基列ピットパターンを外部入力信号に対 応して計算し、その時系列ピットパターンを出力 すると共に、韓記踋茶列ピットパターンの堆敷分 を時系列ピットパターンの先頭に戻るたびに積立 し、枝英盛が1パルスを越えると裾正阳のピット にセットする。1.7を出力する年股と、

脾配時系列ビットパクーンおよび補正別のビッ トがそれぞれ格納される2つのRAMと、

前記RAMに記憶された時系列ピットパターン **を先頭ピットから従駆的に1ピットずつ引き出す** 1ピット引出し部と、

質配2つのRAMの内の一方のRAMが前記 1 ピット引心し都に使用されているときは他方のR

特丽平2-248306(2)

A Mが育配時英列ピットパターンで更新されるように、定周期で切り換えるスイッチが改と、

入力パルスが来るたびに首配1ビット引出し

の出力にあづいて入力パルスを関引さ、スケーリ

ングされた出力パルスを進出する手段と

を具備したことを特徴とする再発信パルス発生線 度。

3. 発明の幹細な世別

<座観上の利用分野>

本売明は、受信したパルスをスケーリングして 再発信するパルス再発信機構の改尊に関する。

く災衆の技術>

従来より、受信したパルスをスケーリングして 再指信するいわゆる不見信パルス発生独立がある。 この製の設定において、再見信パルスは、スケー ラのようにスケール定数が固定の場合と、温度機 正幹のように補正低数が温度により変化すること によりスケール定数が一定周期(秒単位)で変化 する場合とがある。ここでは、後者の場合を取り 振う。

が、処理量およびコスト等においてそれには展界 がある。

本見切の目的は、このような点に思みてなされたもので、入力パルスを彫引く方式を採用し、返れなしにスケーリングを行い、かつスケーリング 変数が一定関係で変化する場合にも対応できる所 発度パルス発生数据を提供することにある。

<麒麟を解説するための平段>

このような目的を達成するために、第1の発明 は、

受信したパルスをスケーリングして再発儀する 再発信パルス発生設置であって、

スケール変数から入力パルスを関引くための一定量の時系列ピットパターンを外部入力信号に対応して計算し、その時.系列ピットパターンを形力する手段と、

質配時系列ピットパターンがそれぞれ俗的され、 る2つのR人Mと、

算記RAMに記憶された時系列ピットパターン を允頼ピットから毎年的に1ピットずつ引き出す 聞で聞は逆来の再発性パルス発生教型の一例を示す構成団である。入力パルスをカウンターでカウントし、マイクロプロセッサ2においてスケール定数を掛けて再発はパルス数を計算し〔この場合が固の計算で坐した構数命り〔1パルス以下の値〕を加まする〕、1パルス以上のパルス数になるとそのパルス数だけパルス出力回路3を通してよりする。スケール定数は、温度変換器4を介して特られる入力過度に対応して一定周期で変化す

<殆明が解鉄しようとする課題>

しかしながら、このような領算をマイクロプロセッサるで行なうと、適常マイクロプロセッサは一定周期で処理するため、出力パルスは第8回に示すように入力パルスに対して1周別選れることになり、制御系の中にこのような再発はパルス発生設置を用いた場合には制御が不安定になるという問題がある。

なお、マイクロプロセッサの処理問題を遠くす るには高速のマイクロプロセッサを知いればよい

1ビット引出し郵と、

放記2つのRAMの内の一方のRAMが的記1 ビット引出し部に触用されているときは他方のR AMが前記時系列ピットパターンで更新されるように、定周期で切り換えるスイッチ手段と、

入力パルスが乗るたびに前記1ビット引出し報 の出力に選づいて入力パルスを削引を、スケーリ ングされた出力パルスを選出する手段と を具備したことを特徴とする。

また、第2の発明は、

第1の発明における、スケール定数から入力パルスを作引くための一定量の時系列ピットパターンを外部入力信号に対応して計算し、その時系列ピットパターンを出力する手段と、2つのRAMとを、

スケール定数から入力パルスを間引くための一定量の時系列ピットパターンを外部入力信号に対応して計算し、その時系列ピットパターンを出力すると共に、前記時系列ピットパターンの強致分を時系列ピットパターンの先頭に変るたびに後足

特別平2-249306(3)

し、複写組が1パルスを越えると補正用のビット にセットする"1"を出力する手限と、

時系列ビットパターンおよび相正用のビットが それぞれ格納される2つのRAMとしたことを特 数とする。

<作用>

スケール定数から入力パルスを阻引くための一 定量の時系列ピットパターンを外部入力信号に対 応して計算し、その時系列ピットパターンを入力 パルスが列来するごとに1ピットずつ取り出し、 ゲート平限においてそのピットの値に対応して入 力パルスの進過あるいは辺邊禁止を制御すること により、周悟遅れのないスケーリング出力パルス を得る。

また、都名の発明では、更に時系列ビットパターンの端数を切り拾てることなく被算して相正するようにしたため、時系列ビットパターンのビット数が少なくても顕差の少ないスケーリング出力パルスを得ることができる。

く異胞例>

裁甲クロックが入力される。マイクロプロセッサ20には、繊準クロックを受けて各部を一定周期で明明する短標を有する定期期間を21と、過程を有する短期間に原数である機能を有する補正係とてスケール定数を決定し一定数での出力に応じてスケール定数を決定し一定数で変勢して出力する過能を有するスケール定数でする。

この時系列ビットパターンは、前記スイッチ 12mを通してRAMに格納されるが、RAMの 一方が使用中のとき(1ビット引出し部11に出 力されているとき)には、極方のRAMに格納さ れるように、定周期朝御部31によりスイッチが 制切される。

このような構成における動作を次に説明する。 マイクロプロセッサ20は、一定周期で外部の温度入力に基づいて補正係数領体を行うと共に、統 いてスケール複数の更親を行なう。その後求めら 以下図面を参照して本発明を評価に観明する。 第1個は本語明に係る形態はパルス発生観点の一 変施例を示す構成図である。図において、10は ゲートで、入力パルスを1ビット別出しが11の 出力で関引き、スケーリングされたは、スケー 出出する。1ビット引出し解11は、スケー 12とに切り換えられるメモリ(通常にいから 所達的に収むしたする。1ビットがした出しの 発展的に収む、ここでは1ビット別出し部11に 接続される方のRAMを使用中のRAM、他方は 復集中のRAMと呼ぶ、

RAM136,13bにはスイッチ12sを介してマイクロプロセッサ20からの出力が格納される。

スイッチ12 m, 12 b は逃動する切換えスイッチで、マイクロプロセッサ20 により期勤される。

マイクロアロセッサ20へは、温度変換計30 を介して電気信号に変換された温度入力の似と、

れたスケール定数の望から、第1表のように、間引き用の呼系列ピットパターンの資金を行むう。 この微生中求められたピットの質は高年中のRAMと 使用中のRAMは、定周期制御部21の制御に延 づくスイッチ12mにより互いに定周期で入れ替 わるようになっている。

訂 1 表 (スケール 芝数 が Q . 3 の 場合)

		7		
		前週幽敷余り	吟茶列們引き	
	スカパルス		パターン	
1	パルス目	0.3+0.3-0.6	0	
2	パルス日	0.3-0.8-0.9	0	
3	バルス目	0.3+6.8-1.2	1	
4	パルス目	0.3-0.2-0.5		
5	パルス目	0, J < 0.5 = 0.8	٥	
8	パルス目	0.3+0.8=1.1	1	
. 7	パルス目	0.3+0.1-0.4	0	
8	パルス目	0.3+0.4-0.7	a	
8	パルス音	0.3+0.7=1.6	1	

特間平2-249306(4)

一方、使用中のRAMには前回のスケール定数 により求められた間引き用時基列ピットパターン が入っており、その内容は1 ピット引出し報11 によりスイッチ12bを介して先頭ピットから1 ピットずつ順次引き出される。

RAMのピット値与は、入力パルスが来るたび に(入力パルスの立ち下がりで)引き出され、そ のピットが" 1 " のときのみ、娘 2 図のタイムチ ャートに示すように入力パルスをそのままゲート 10を通して出力する。このようにして間引かれ たパルス(出力パルス)が得られる。

なお、RAMのピット数は、例えば10000 程度で十分精度が出るように選ばれる。したがっ て、庭園湖で削引き用の時系列ピットパターンの 更朝が流むように定周期制御部での周期を選ぶ必 望がある。

以上のように、間引き方式としたことにより出 カパルスの選れがなく、またスケール定数の更新 周期中に関引きパターン資準が終わればよいため マイクロアロセッサには大きな負荷とならない存

21の創業の下に定園間で過数積減を行なう。積 其似が1を越えると、時系列ピットパターンの宋 尾に用重された棚正ピット(RAM13g.

135の最下位ピット) に"1"をセットする。

Iピット引出し超1·1は、RAMから最下位ピ ットを引出した後、このRAMの最下位ピットをこ 0 ~ にリセットする。

40は時条列ピットパターンの1周期分が明点 出されたときを検出し、時果到ピットパターン1 周則第7フラグを立てるフラグ平段である。 前記 **複算部26はこのフラグ入力により積算値から1** だけ雑葉する。

このような視波における動作は次の通りである。 なお、第4回は増鉄処理に係る動作フロー、銀5 因は時系列ピットパクーンの補正の様子を示す説 男団である.

マイクロプロセッサ20aは一定周期で温度入 力に蓋づいて補正係数損弊を行い、スケール定数 を更新し、そのスケール鬼弦の値から間引き限の 好系列ピットパターン演算を行い、演算中の R A

飛ばパルス防止的躍を與現することができる。

群3団は本苑引の他の奥維例園で、基本的には 鮮1国の奥雄則と河際であるが、以下のような改 答点がある。

①第1国の炭糖例のものではRAMのピット数を 補正係数の析数の特度程度に大きくとも必要があ り、そのために同引き用の時系列ピットパターン の顔算に時間がかかるが、これを改善した。

◎1つの計器で複数の得別値パルス出力をとる場 会には、上配間引き用の時系列ピットパターンの 腹盆が塩数四行なわれマイクロプロセッサの負荷 が取くなるが、これを改替した。

BRAMのピット数以下の粕数は分が製造となら ないように改善した。

郎3団において、第1団と関幹部分には同一符 号を付し、その機能説明は省略する。マイクロブ ロセッサ20gにおいて、25は関引き時系列と ットパターン資料部24で求めた磁気を分配して 記悼する強致メモリ、26はメモリ25に格的さ れた組数を複算する複算部であり、定周捌捌級部

Mに順次格納してゆく、ここまでの動作は第1回 の場合と同様であるが、時系列ピットパターン浴 算において一部違いがある。

いま、スケール定数がロ、32(有効数率は関 単のため小数点以下2折とする)であるとする。 那1回の場合にはこのような小数点以下2桁のス ケール定数であれば100ピットのピットパター ンが必要とされるが、節3因の実施別の場合には 前4凶に示すように8ピットのパターンにして巡 数をメモリ35に分離記憶する。分離された始政 は聚算部26において降系列ピットパクーン!所 倒ごとに定周期処理で加減され、根其位が1を越 えると時系列ビットパターンの水地に用意した細 正ピット(最下位ピット)に"1"を立てて出力 パルスの補正も行むう。

なお、この場合の間引き用の時累初ピットパタ ーン生成の過程を第2枚に示す。

セットされた補正ピットは、次の周別で補正ピ ットがパルス出力された後クリアされる (° 0 ° にセットされる)。

第 2 後 (スケール電数が 0 . 3 2 の場合)

		韓国爆散会り	吟系列简引息			
L	入力パルス		ロターン			
	1 パルス目	0.15	0			
	2 パルス目	0.32+0.32=0.04	0			
;	3 パルス自	9.12+0.64-0.96	Q.			
4	パルス目	0.32+0.96-1.28	1			
15	パルス目	0.32+0.28-0.60	ø			
1 8	パルス目	0.32+0.60-0.82	0			
7	パルス目	0.12.0.82-1.24	1			
8	パルス目	0.12+0.24=0.58	0 47			
		御耳にゅん				
	呼系列ピットパターン					
	1 周頃分の増数					

なお、間引きの方式、使用中のRAMと網算中のRAMが交替バッファ的に動作する点については鮮1因の異種側の場合と同じである。

く発明の効果>

3 図は本発明の他の実施例を示す構成図、第4図は開致処理に係る動作フロー、第5 図は第3 図の 鉄度における時系列ビットパターンの補正の様子 を示す説明図、第6 図は使来の再発信パルス発生 映製の一例を示す構成図、第7 は健康強製における動作のタイムチャートである。

10…ゲート、11…1ビット引出し部、 12a、12b…スイッチ、13a、13b…メ モリ、20、20a…マイクロプロセッサ、21 …定周期朝鮮部、22…補正係数演算部、23… スケール定数複算部、24…間引き時系列ピット パターン複算部、25…超数メモリ、26…複算 部、30…温度変換器、40…フラグ手段。 持期平2-249306(5)

以上評価に誘切したように、第1因に示す水発明によれば、

① 阿引き方式であるため 引力パルスの遅れがなく、 のまた、スケール係数の更新周期中に関引さパタ ーン演算が終わればよくマイクロプロセッサにと っては大きな負荷にならない

また、第3図の契値例の発明では、上記の効果 に加えて、

母時系列のビットパターンのビット数が少なくて 读むため演算が速くなり、マイクロプロセッサの 負責が軽くなると共に必数の積単は定周側処理で あり負荷が軽くて衒み、

の略数部分も繰り越して処理しており、級差にな らない


という効果がある。

という効果がある。

4. 国面の簡単な説明

第1国は本発明に係る再列信パルス発生設立の 一契頼例を示す構成因、第2回は第1回の設定に おける動作を説明するためのタイムチャート、第


第 2 図




代理人 非壓士 小親 **會**斯學》

特閒平2~249306(8)

第1図




第 3 図





特丽平2-249306(ア)





第 5 図





6 🕱

